FINDING #594 · UNIT ID 447973979
snbk001/Verilog-Design-Examples
Verilog Design Examples with self checking testbenches. Half Adder, Full Adder, Mux, ALU, D Flip Flop, Sequence Detector using Mealy machine and Moore machine, Number of 1s, Binary to Gray Conversion, Up down counter, Clock Divider, PIPO, n bit universal shift register, 4 bit LFSR, Single port RAM, Dual port RAM, Synchronous FIFO, Asynchronous FIFO, 8x8 Sequential Multiplier
SURPRISE SCORE
0.00
Score Breakdown
SCORE = SURPRISE × ENGAGEMENT^0.7 × FRESHNESS × VISIBILITY × CONFIDENCE
SURPRISE = WINDOW STARS / DAYS / (AUDIENCE + FLOOR)
4% OF STARS IN ARCHIVE
Growth Telemetry
VELOCITY /D
8.00
ACCEL
0.00
RETENTION
0.0%
PEAK 2026-09-23 · FORK-RETENTION 0.0% · 8 STARS / WINDOW
Author Audience
AUDIENCE
74
FOLLOWERS
46
OWNER ★
278
Engagement Signals
FORKS
38
ISSUE AUTH
0
PR AUTH
0
UNIQUE STARGAZERS 8 / 8 (DIVERSITY 1.00)
Why This Is A Finding
snbk001/Verilog-Design-Examples собрал 8 звёзд за окно, тогда как у автора всего 46 подписчиков — эффективная аудитория ≈ 74. Это даёт surprise-индекс 0.0703 (звёзды относительно охвата автора, а не в абсолюте). Удержание форков 0.0% и 0 внешних контрибьюторов отделяют реальный инструмент от разовой вспышки. Акселерация положительная — рост ещё не выдохся.
Related Findings
RANKS ABOVE 90% OF 5993 FINDINGS
METRICS IN CONTEXT
MEDIAN ACROSS ALL 5993 FINDINGS · Δ vs MEDIAN · PERCENTILE = SHARE RANKED BELOW
METRICVALUEMEDIANΔ MEDPERCENTILE
SCORE0.030.00+0.03ABOVE 90%
VELOCITY8.0010.00-2.00ABOVE 36%
RETENTION0.0%0.0%0.0 PPABOVE 0%
FORKS38423-385ABOVE 16%
SURPRISE0.070.01+0.06ABOVE 85%